• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明提供一種非揮發性靜態隨機存取記憶體單元，係將單一非揮發性元件係內建於傳統靜態隨機存取記憶體單元中而形成。複數個非揮發性靜態隨機存取記憶體單元可被進一步整合為一緊密記憶體陣列。本發明之非揮發性靜態隨機存取記憶體單元兼具傳統靜態隨機存取記憶體讀/寫的速度及非揮發性記憶體元件的非揮發特性。本發明亦揭露非揮發性靜態隨機存取記憶體單元的操作方法。
    公开号:TW201308339A
    申请号:TW101127910
    申请日:2012-08-03
    公开日:2013-02-16
    发明作者:Lee Wang
    申请人:Flashsilicon Inc；
    IPC主号:G11C14-00
    专利说明:
    非揮發性靜態隨機存取記憶體 裝置及其操作方法 Non-Volatile Static Random Access Memory Devices and Methods of Operations
    本發明有關於非揮發性靜態隨機存取記憶體(Non-Volatile Static Random Access Memory，NVSRAM)及其操作方法，特別地，單一非揮發性元件(non-volatile element)係內建於傳統靜態隨機存取記憶體單元(SRAM cell)中而形成本發明非揮發性靜態隨機存取記憶體單元(NVSRAM cell)。本發明之複數個非揮發性靜態隨機存取記憶體單元可被整合為一緊密記憶體陣列。因為本發明之非揮發性靜態隨機存取記憶體單元的新結構，可省去傳統非揮發性靜態隨機存取記憶體單元使用的切換元件，該切換元件係用來隔離將靜態隨機存取記憶體單元與寫入和抹除動作時之高電壓，同時，也簡化非揮發性靜態隨機存取記憶體單元的操作。本發明之非揮發性靜態隨機存取記憶體單元兼具傳統靜態隨機存取記憶體讀/寫的速度及非揮發性元件的非揮發特性。
    半導體記憶體已經廣泛地應用在電子系統。電子系統需要半導體記憶體來儲存指令和資料，該些指令和資料係複雜運算過程的控制基本功能所衍生出來。半導體記憶體可分為揮發性記憶體和非揮發性記憶體。揮發性記憶體包括靜態隨機存取記憶體(SRAM)和動態隨機存取記憶體(Dynamic Random Access Memory，DRAM)，其儲存資料在記憶體電源關掉後會消失。然而，非揮發性記憶體，如唯讀記憶體(Read Only Memory,ROM)、電子可抹除可程式唯讀記憶體(Electrical Erasable Programmable Read Only Memory,EEPROM)和快閃記憶體(Flash)，其儲存資料在記憶體電源關掉後仍會保存。
    在電子系統的一應用領域中，尤其在電源中斷或故障的情況下，揮發性記憶體和非揮發性記憶體的結合應用就顯得特別重要。例如，交易記錄和伺服器資料儲存、印表機、醫療設備和汽車撞擊記錄等是其主要應用範疇。這些應用的解決方案，已經從靜態隨機存取記憶體結合控制器和電池、靜態隨機存取記憶體結合電池，進展至非揮發性靜態隨機存取記憶體結合放電電容器。如今，對這些應用而言，非揮發性靜態隨機存取記憶體結合放電電容器之解決方案是最緊緻整合(compact and integrated)的系統。
    在半導體非揮發性靜態隨機存取記憶體的早期發展階段，非揮發性靜態隨機存取記憶體係由一對一鏡像(one to one image)非揮發性元件(例如，電子可抹除可程式唯讀記憶體或快閃記憶體)單元陣列及靜態隨機存取記憶體單元陣列所構成。在喪失電源的情況下，當內建於傳統非揮發性靜態隨機存取記憶體裝置的一電源偵測電路會偵測到電源衰減(power dropping)時，會開始利用放電電容器或備用電池的電源，將靜態隨機存取記憶體中的資料移至非揮發性元件。因為非揮發性元件和靜態隨機存取記憶體陣列係相互隔離，非揮發性記憶體在寫入和抹除等操作時之高電壓不會觸及靜態隨機存取記憶體操作之低電壓電路。於此，靜態隨機存取記憶體陣列是作為非揮發性記憶體程式化(programming)時的資料暫存器。然而，由於二個被隔離的非揮發性記憶體陣列和靜態隨機存取記憶體陣列及其周邊電路，因此採用上述傳統方式的電路較不緊緻也較沒效率。
    為了緊緻度、較佳的操作速度和降低成本，將非揮發性元件和靜態隨機存取記憶體單元整合成單一非揮發性靜態隨機存取記憶體單元是不變的目標。有幾個非揮發性靜態隨機存取記憶體基本單元(NVSRAM unit cell)的方法已被提出，例如美國專利公告號碼：US 7164608、US 7110293、US 7307872及US 7663917等文獻。雖然這些單一基本單元(single-unit-cell)的方法業已改善其緊密度、操作速度和降低成本，但大多數非揮發性靜態隨機存取記憶體單元仍需多個切換器(switch)來隔離非揮發性靜態隨機存取記憶體單元中的靜態隨機存取記憶體單元部分和非揮發性元件。此乃因揮發性和非揮發性單元裝置的高/低電壓操作不相容性所致。其中有些方法亦需要兩個非揮發性元件來分別拉高(pull up)和拉低(pull down)靜態隨機存取記憶體單元的位元線(bitline)和互補位元線(complementary bitline)。這些方法明顯地會增加電晶體元件的數目和操作的複雜度。如第1圖(美國專利公告號碼US 6556487文獻之第4圖)顯示由Ratnadumar等人在美國專利公告號碼US 6556487文獻中揭露內建於6T(六個電晶體)靜態隨機存取記憶體單元110的單一非揮發性元件。在第1圖中之非揮發性靜態隨機存取記憶體單元100結構中，非揮發性元件NV的源極(source)和汲極(drain)分別連接至靜態隨機存取記憶體單元110中存取電晶體(access transistor)MN3的電極(electrode)a2和反向器(inverter)MP1與MN1間之的輸出節點(node)a1。在非揮發性元件NV的進行程式化/抹除(erase)操作時，難免需要施加一高電壓偏壓(bias)於該非揮發性元件NV的源極或汲極。基於性能和尺寸的考量，一般靜態隨機存取記憶體單元中之金氧半場效電晶體(Metal-Oxide-Semiconductor Field Effect Transistors,MOSFETS)被設計為以低電壓操作的，故與非揮發性元件的高電壓程式化/抹除操作是不相容的。因此，非揮發性靜態隨機存取記憶體單元100中之靜態隨機存取記憶體單元110的性能和尺寸就必須妥協。同樣，因高/低電壓操作之不相容性的緣故，MN3和MN4的閘極必須要形成兩條分離的字元線(wordline)(如第1圖中之字元線-1和字元線-2)，相較於傳統的6T靜態隨機存取記憶體中的MN3和MN4的閘極(gate)只形成單一字元線。此外，當施加於非揮發性元件的閘極電壓低於非揮發性元件的高臨界電壓(threshold voltage)時，非揮發性元件NV是關閉(off)狀態，而斷開(disconnect)反向器MP1/MN1的輸出節點a1與該存取電晶體MN3之間的電氣連接。當靜態隨機存取記憶體110進行正常的讀/寫操作時，必須施加一高控制閘極電壓(high control gate voltage)係遠高於非揮發性元件之高/低臨界電壓，使反向器MP1/MN1輸出節點a1的電壓經由存取電晶體MN3被傳送(pass)至位元線。
    為了解決上述的問題，本發明揭示一種非揮發性靜態隨機存取記憶體單元，係將單一非揮發性元件內建於傳統6T(六個電晶體)或2R4T(兩個電阻及四個電晶體)靜態隨機存取記憶體單元內。
    第2圖係根據本發明之一實施例，顯示一非揮發性靜態隨機存取記憶體單元200的電路示意圖。在該非揮發性靜態隨機存取記憶體單元200中，一N型非揮發性元件NNV係內建(embedded)於一6T靜態隨機存取記憶體單元110(包含電晶體MP1、MP2、MN1、MN2、MN3及MN4)中。N型非揮發性元件NNV之節點x1連接至反向器MP1/MN1之輸出節點和存取電晶體MN3之一電極，其中存取電晶體MN3具有另一電極連接至靜態隨機存取記憶體單元110的互補位元線。N型非揮發性元件NNV之另一節點y1則連接至一外部線(external line)D。N型非揮發性元件NNV可藉由注入電子(injecting electrons)至其儲存材質(storing materials)(如多晶矽(poly-silicon)、氮化物介電質(nitride dielectrics)或奈米微粒(nano-particles)中，而被程式化至較高臨界電壓。亦可取出儲存材質上之電子或注入些許電洞，而將N型非揮發性元件NNV抹除至較低臨界電壓。在靜態隨機存取記憶體的讀/寫模式中，施加於N型非揮發性元件NNV的控制閘極電壓係低於N型非揮發性元件NNV之較低臨界電壓，故N型非揮發性元件NNV為關閉(off)狀態，且與靜態隨機存取記憶體單元110電氣分離(detach)。此時，非揮發性靜態隨機存取記憶體單元200的讀/寫操作，相當於靜態隨機存取記憶體單元110的正常讀/寫操作。
    N型非揮發性元件NNV之較低臨界電壓和較高臨界電壓的狀態分別是以邏輯“1”和“0”表示。如第3圖所示，當非揮發性靜態隨機存取記憶體單元陣列被要求從非揮發性元件NNV載入資料至其相對應的靜態隨機存取記憶體單元110時，靜態隨機存取記憶體寫入電路(SRAM write circuitry)410(詳見第4圖)先被啟動(enabled)，以寫入初始值“0”至全部靜態隨機存取記憶體單元110中，故交互耦合反向器(cross-coupled inverters)MP1/MN1(經由電晶體MN3連接至互補位元線)和MP2/MN2(經由電晶體MN4連接至位元線B)之輸出節點(x1,z1)的電壓(Vx1,Vz1)分別是Vcc和Vss(Vss等於0，為接地電壓，ground voltage)。靜態隨機存取記憶體單元110的字元線(相當於MN3和MN4的閘極)隨後被施加零電壓而未被選擇到(deselected)，於是交互耦合反向器便與位元線B及互補位元線電氣分離。同時，外部線D的電壓被設為Vss(接地電壓)。當施加於N型非揮發性元件NNV之控制閘極(N型非揮發性元件的被選擇(selected)字元線)電壓係介於N型非揮發性元件NNV之較低臨界電壓和較高臨界電壓間時，內建於靜態隨機存取記憶體單元110中，具儲存值“1”的N型非揮發性元件NNV便被導通，而反向器MP1/MN1之輸出節點x1的電壓就被外部線D拉低至Vss。因此，靜態隨機存取記憶體單元110之最初儲存值“0”就被改寫為“1”。至於內建於靜態隨機存取記憶體單元110中，具儲存值“0”的N型非揮發性元件則被關閉，故靜態隨機存取記憶體單元110之最初儲存值“0”仍維持是“0”。非揮發性靜態隨機存取記憶體單元200便完成了從N型非揮發性元件NNV載入資料至相對應的靜態隨機存取記憶體單元110的動作。在施加於N型非揮發性元件NNV的控制閘極電壓被切換成零電壓以電氣分離非揮發性元件NNV與靜態隨機存取記憶體單元110之後，非揮發性靜態隨機存取記憶體單元200便回到正常的靜態隨機存取記憶體讀/寫操作。
    第5圖係根據本發明之另一實施例，顯示一非揮發性靜態隨機存取記憶體單元500的電路示意圖。在該非揮發性靜態隨機存取記憶體單元500中，一P型非揮發性元件PNV係內建於一6T靜態隨機存取記憶體單元110(包含電晶體MP1、MP2、MN1、MN2、MN3及MN4)中。P型非揮發性元件PNV之節點x2連接至反向器MP1/MN1之輸出節點和存取電晶體MN3之一電極，其中存取電晶體MN3之另一電極連接至靜態隨機存取記憶體單元110的互補位元線。P型非揮發性元件PNV之另一節點y2則連接至一外部線D。P型非揮發性元件PNV可藉由注入電子至其儲存材質(如多晶矽、氮化物介電質或奈米微粒)上，而被程式化至較低臨界電壓(P型非揮發性元件PNV被關閉(off)時需一相對較正的閘極電壓)。亦可取出P型非揮發性元件PNV儲存材質上之電子或注入些許電洞，而被抹除至較高臨界電壓(P型非揮發性元件PNV被導通(on)時需一相對較負的閘極電壓)。在靜態隨機存取記憶體的讀/寫模式中，P型非揮發性元件PNV的控制閘極係被施加一高閘極電壓Vh，且該高閘極電壓Vh係比P型非揮發性元件PNV之全部臨界電壓還要正的電壓，故全部P型非揮發性元件PNV被關閉(off)，且與反向器MP1/MN1之輸出節點x2電氣分離。此時，非揮發性靜態隨機存取記憶體單元500的讀/寫操作，相當於靜態隨機存取記憶體單元110的正常讀/寫操作。
    P型非揮發性元件PNV之較低臨界電壓和較高臨界電壓的狀態分別是以邏輯“0”和“1”表示。如第6圖所示，當非揮發性靜態隨機存取記憶體單元陣列500被要求從非揮發性元件載入資料至其相對應的靜態隨機存取記憶體單元110時，靜態隨機存取記憶體寫入電路(SRAM write circuitries)410(詳見第4圖)先被啟動，以寫入初始值“1”至全部靜態隨機存取記憶體單元110中，故在交互耦合反向器MP1/MN1(經由電晶體MN3連接至互補位元線)和MP2/MN2(經由電晶體MN4連接至位元線B)之輸出節點(x2,z2)的電壓(Vx2,Vz2)分別是Vss=0(接地電壓)和Vcc。靜態隨機存取記憶體單元110的字元線(相當於MN3和MN4的閘極)隨後被施加零電壓而未被選擇到，於是交互耦合反向器便與位元線B及互補位元線電氣分離。同時，外部線D的電壓被設為Vcc。當施加於P型非揮發性元件之控制閘極(相當於P型非揮發性元件的被選擇字元線)電壓係介於P型非揮發性元件之較低臨界電壓和較高臨界電壓間時，在靜態隨機存取記憶體單元110中具儲存值“0”的P型非揮發性元件便被導通，而將反向器MP1/MN1之輸出節點x2的電壓拉高(pull up)至Vcc。因此，靜態隨機存取記憶體單元110的初始儲存值“1”被改寫為“0”。至於在靜態隨機存取記憶體單元110中具儲存值“1”的P型非揮發性元件PNV則被關閉，故靜態隨機存取記憶體單元110的初始儲存值“1”仍維持是“1”。非揮發性靜態隨機存取記憶體單元500便完成了從P型非揮發性元件PNV載入資料至相對應的靜態隨機存取記憶體單元110的動作。在施加於P型非揮發性元件PNV的控制閘極電壓被切換成高閘極電壓Vh以電氣分離非揮發性元件PNV與靜態隨機存取記憶體單元110之後，非揮發性靜態隨機存取記憶體單元500就回到正常的靜態隨機存取記憶體讀/寫操作。
    以下之說明將舉出本發明之數個較佳的示範實施例，熟悉本領域者應可理解，本發明可採用各種可能的方式實施，並不限於下列示範之實施例或實施例中的特徵。
    第2圖係根據本發明之一實施例，顯示一非揮發性靜態隨機存取記憶體單元200的電路示意圖。在該非揮發性靜態隨機存取記憶體單元200中，一N型非揮發性元件NNV係內建於一6T靜態隨機存取記憶體單元110(包含電晶體MP1、MP2、MN1、MN2、MN3及MN4)中。該N型非揮發性元件NNV之節點x1連接至反向器MP1/MN1之輸出節點以及存取電晶體MN3之一電極，其中存取電晶體MN3具有另一電極連接至靜態隨機存取記憶體單元110的互補位元線。N型非揮發性元件NNV之另一節點y1則連接至一外部線D。N型非揮發性元件NNV可藉由注入電子至其儲存材質(如多晶矽、氮化物介電質或奈米微粒)中，而被程式化至較高臨界電壓。亦可取出N型非揮發性元件NNV儲存材質上之電子或注入些許電洞，而將N型非揮發性元件NNV抹除至較低臨界電壓。在靜態隨機存取記憶體的讀/寫模式中，施加於N型非揮發性元件NNV的控制閘極電壓(通常為零電壓)係低於N型非揮發性元件之較低臨界電壓，故該N型非揮發性元件NNV被關閉(off)，且與反向器MP1/MN1的輸出節點電氣分離。此時，非揮發性靜態隨機存取記憶體單元200的讀/寫操作，相當於靜態隨機存取記憶體單元110的正常讀/寫操作。一實施例中，當靜態隨機存取記憶體單元110開始運作於一讀取模式時，位元線對B和會被預先充電(precharge)至Vcc，接著二個存取電晶體MN3和MN4被導通，以使該靜態隨機存取記憶體單元110透過靜態隨機存取記憶體讀取電路420進行讀取動作。當靜態隨機存取記憶體單元110開始運作於一寫入模式時，藉由靜態隨機存取記憶體寫入電路410，二個預定的資料位元被載入至位元線對B和上，接著，二個存取電晶體MN3和MN4被導通以便該靜態隨機存取記憶體單元110進行寫入動作。
    將靜態隨機存取記憶體110的資料儲存至非揮發性元件NNV之一實施例中，可於N型非揮發性元件之閘極和基底(substrate)間施加一高電壓，利用傳統傅勒-諾德翰穿隧效應(Fowler-Nordheim tunneling)，將非揮發性元件NNV抹除至較低臨界電壓。非揮發性元件NNV具較低臨界電壓之狀態被設定成初始狀態(亦定義為邏輯狀態“1”)。在初始運作時，非揮發性元件NNV被清除(clear)至較低臨界電壓狀態(邏輯狀態“1”)。不論透過一外部的“儲存”指令或被一內部的電壓供應偵測電路(voltage supply detection circuitry)(圖未示)觸發，靜態隨機存取記憶體單元110中的資料被要求儲存至該非揮發性元件NNV中。揭示於美國專利公告號碼US 7733700(上述專利的內容在此被整體引用作為本說明書內容的一部份)文獻中的程式化方法，被用於施加汲極電壓Vcc和反向(reversed)源極/基底偏壓至該N型非揮發性元件NNV。本發明利用該程式化方法將N型非揮發性元件NNV程式化至較高臨界電壓(以邏輯狀態“0”表示)。在進行儲存之初始階段，MN3和MN4的閘極(相當於靜態隨機存取記憶體單元110的字元線)和該外部線D被施加一低電壓Vss當作偏壓，在此，該低電壓Vss係等於或小於零的電壓。因此，位元線B和互補位元線便與交互耦合反向器和非揮發性元件NNV電氣分離。具資料“0”的靜態隨機存取記憶體單元110，其反向器MP1/MN1輸出節點x1的電壓為Vcc。當施加一高閘極電壓(例如，大於操作電壓Vcc)於N型非揮發性元件NNV的控制閘極時，汲極電壓(相當於反向器MP1/MN1的輸出節點)為Vcc的N型非揮發性元件NNV即被程式化至較高臨界電壓。具資料“1”的靜態隨機存取記憶體單元110，其反向器MP1/MN1輸出節點x1的電壓為Vss。因為N型非揮發性元件NNV的源極(連接外部線D)和汲極都被施加一偏壓Vss，被施加該高控制閘極電壓的N型非揮發性元件NNV也無法被程式化至較高臨界電壓。依此，每一個靜態隨機存取記憶體單元110中的資料就被載入至其相對應的非揮發性元件NNV。
    將靜態隨機存取記憶體110的資料儲存至非揮發性元件NNV之另一實施例中，全部非揮發性元件NNV最初都被程式化至初始值“0”的高臨界電壓。在初始運作時，非揮發性元件NNV被清除成其較高臨界電壓狀態。當靜態隨機存取記憶體單元110的資料被要求儲存至N型非揮發性元件NNV中時，本發明係使用美國專利公告號碼US 7515465(上述專利的內容在此被整體引用作為本說明書內容的一部份)文獻中所揭露的向下抹除(erase-down)的方法，係分別施加一個接近N型非揮發性元件NNV之本質(intrinsic)臨界電壓(幾乎無電荷儲存於儲存材質中)的低閘極電壓(low gate voltage)和一個高汲極電壓(high drain voltage)(透過外部線D)於該非揮發性元件NNV的閘極和汲極。具資料“1”的靜態隨機存取記憶體單元110，其反向器MP1/MN1之輸出節點x1的電壓為Vss=0。當施加一個接近該非揮發性元件NNV本質臨界電壓的控制閘極電壓Vcg於該非揮發性元件NNV之控制閘極時，對於具資料“1”的靜態隨機存取記憶體單元110，其非揮發性元件的臨界電壓就被向下抹除至較低臨界電壓。對於具資料“0”的靜態隨機存取記憶體單元110，其反向器MP1/MN1輸出節點的電壓等於Vcc。因為施加的控制閘極電壓相對於源極的電壓差(即Vcgs=Vcg-Vcc)係遠低於該非揮發性元件本質臨界電壓，故對於具資料“0”的靜態隨機存取記憶體單元110，其非揮發性元件NNV不能被向下抹除至較低臨界電壓。依此，每一個靜態隨機存取記憶體單元110中的資料就被載入至其相對應的非揮發性元件NNV。
    如第3圖所示，欲從非揮發性元件NNV載入資料至其相對應的靜態隨機存取記憶體單元110時，載入順序開始於啟動(enable)靜態隨機存取記憶體寫入電路410，以將初始值“0”寫入至全部靜態隨機存取記憶體單元110中。此時，交互耦合反向器MP1/MN1(經由電晶體MN3連接至互補位元線)和MP2/MN2(經由電晶體MN4連接至位元線B)之輸出節點(x1,z1)的電壓(Vx1,Vz1)分別是Vcc(操作電壓)和Vss(=0，等於接地電壓)。靜態隨機存取記憶體單元110的字元線(相當於MN3和MN4的閘極)隨後被施加零電壓而未被選擇到，於是交互耦合反向器便與位元線B及互補位元線電氣分離。同時，外部線D的電壓被設為Vss(接地電壓)。當施加於N型非揮發性元件NNV的控制閘極(相當於N型非揮發性元件的被選擇字元線)電壓係介於N型非揮發性元件NNV之較低臨界電壓和較高臨界電壓間時，內建於靜態隨機存取記憶體單元110中，具儲存值“1”的N型非揮發性元件NNV便被導通，而反向器MP1/MN1之輸出節點x1的電壓就被外部線D拉低至Vss。因此，靜態隨機存取記憶體單元110最初儲存值“0”被改寫為“1”。至於內建於靜態隨機存取記憶體單元110中具儲存值“0”的N型非揮發性元件被關閉，故靜態隨機存取記憶體單元110的最初儲存值“0”仍維持是“0”。非揮發性靜態隨機存取記憶體單元200便完成了從N型非揮發性元件NNV載入資料至相對應的靜態隨機存取記憶體單元110的動作。在施加於N型非揮發性元件NNV的控制閘極電壓被切換成零電壓以電氣分離該非揮發性元件NNV與該靜態隨機存取記憶體單元110之後，非揮發性靜態隨機存取記憶體單元200便回到正常的靜態隨機存取記憶體讀/寫操作。
    第5圖係根據本發明之另一實施例，顯示一非揮發性靜態隨機存取記憶體單元500的電路示意圖。在該非揮發性靜態隨機存取記憶體單元500中，一P型非揮發性元件PNV係內建於一6T靜態隨機存取記憶體單元110(包含電晶體MP1、MP2、MN1、MN2、MN3及MN4)中。P型非揮發性元件PNV之一節點x2連接至反向器MP1/MN1之輸出節點和存取電晶體MN3之一電極，其中存取電晶體MN3有另一電極連接至靜態隨機存取記憶體單元110的互補位元線。P型非揮發性元件PNV之另一節點y2則連接至一外部線D。P型非揮發性元件PNV可藉由注入電子至其儲存材質(如多晶矽、氮化物介電質或奈米微粒)上，而被程式化至較低臨界電壓(關閉時需一相對較正的閘極電壓)。亦可取出P型非揮發性元件PNV儲存材質上之電子或注入些許電洞，而將P型非揮發性元件PNV抹除至較高臨界電壓(導通時需一個相對較負的閘極電壓)。在靜態隨機存取記憶體的讀/寫模式中，P型非揮發性元件PNV的控制閘極被施加一高閘極電壓Vh，且該高閘極電壓Vh係比P型非揮發性元件之全部臨界電壓還要較正的電壓。於是，全部P型非揮發性元件PNV被關閉(off)，且與反向器MP1/MN1之輸出節點x2電氣分離。此時，非揮發性靜態隨機存取記憶體單元500的讀/寫操作，相當於靜態隨機存取記憶體單元110的正常讀/寫操作。
    將靜態隨機存取記憶體110的資料儲存至P型非揮發性元件PNV之一實施例中，可於P型非揮發性元件的閘極和基底間施加一高電壓，利用傳統傅勒-諾德翰穿隧效應，從基底把電子注入至儲存材質上，而導致P型非揮發性元件具有較低臨界電壓(關閉時需一相對較正的閘極電壓)。P型非揮發性元件PNV具較低臨界電壓之狀態被設定成初始狀態(亦定義為邏輯狀態“0”)。另一方面，P型非揮發性元件PNV具較高臨界電壓之狀態則以邏輯狀態“1”表示。在初始運作時，P型非揮發性元件PNV首先被清除至較低臨界電壓狀態。不論透過一外部的“儲存”指令或被一內部的電壓供應偵測電路(圖未示)觸發，靜態隨機存取記憶體單元110中的資料被要求儲存至P型非揮發性元件PNV中。在進行儲存之初始階段，MN3和MN4的閘極(相當於靜態隨機存取記憶體單元110的字元線)和外部線D被施加一低電壓Vss當作偏壓，在此，該低電壓Vss等於或小於零電壓。因此，位元線B和互補位元線便與交互耦合反向器和非揮發性元件PNV電氣分離。具資料“0”的靜態隨機存取記憶體單元110，其反向器MP1/MN1輸出節點x2的電壓為Vcc。當施加一低閘極電壓(小於Vcc)於P型非揮發性元件的控制閘極時，汲極(相當於反向器MP1/MN1的輸出節點x2)電壓為Vcc的P型非揮發性元件被抹除至較高臨界電壓。對於具資料“1”的靜態隨機存取記憶體單元110，其反向器MP1/MN1輸出節點x2的電壓為Vss。因為P型非揮發性元件PNV的汲極(連接外部線D)和源極都被施加一偏壓Vss，被施加該低閘極電壓的P型非揮發性元件PNV無法被抹除至較高臨界電壓。依此，每一個靜態隨機存取記憶體單元110中的資料就被載入至其相對應的非揮發性元件PNV。
    將靜態隨機存取記憶體110的資料儲存至P型非揮發性元件PNV之另一實施例中，所有的非揮發性元件PNV一開始就被抹除至較高臨界電壓(即初始邏輯狀態“1”)。在初始運作時，P型非揮發性元件PNV被清除成較高臨界電壓狀態。當靜態隨機存取記憶體單元110的資料被要求儲存至P型非揮發性元件PNV中時，本發明採用美國專利公告號碼US 7515465(上述專利的內容在此被整體引用作為本說明書內容的一部份)中所揭露的向上程式化(program-up)的方法，係分別被施加一個接近P型非揮發性元件PNV之本質臨界電壓(幾乎無電荷儲存於儲存材質中)的低閘極電壓和一高汲極電壓(透過外部線D)於非揮發性元件PNV的閘極和汲極。對於具資料“0”的靜態隨機存取記憶體單元110而言，其反向器MP1/MN1之輸出節點x2的電壓為Vcc。當施加一個接近P型非揮發性元件PNV本質臨界電壓的控制閘極電壓Vcg於該非揮發性元件PNV時，對於具資料“0”的靜態隨機存取記憶體單元110而言，其非揮發性元件PNV的臨界電壓就被向下程式化(program-down)至較低臨界電壓。對於具資料“1”的靜態隨機存取記憶體單元110而言，其反向器MP1/MN1輸出節點x2的電壓為Vss=0。因為施加的控制閘極電壓相對於源極的電壓差Vcgs(=Vcg)為正且P型非揮發性元件PNV是關閉(off)狀態，對於具資料“1”的靜態隨機存取記憶體單元110，其P型非揮發性元件PNV無法被向下抹除至較低臨界電壓。依此，每一個靜態隨機存取記憶體單元110中的資料就被載入至其相對應的非揮發性元件PNV。
    如第6圖所示，欲從非揮發性元件PNV載入資料至其相對應的靜態隨機存取記憶體單元110，載入順序開始於啟動(enable)靜態隨機存取記憶體寫入電路410，以將初始值“1”寫入至全部靜態隨機存取記憶體單元110中。因此在交互耦合反向器MP1/MN1(經由電晶體MN3連接至互補位元線)和MP2/MN2(經由電晶體MN4連至位元線B)之輸出節點(x2,z2)的電壓(Vx2,Vz2)分別是Vss=0(接地電壓)和Vcc。靜態隨機存取記憶體單元110的字元線(相當於MN3和MN4的閘極)隨後被施加零電壓而未被選擇到，於是交互耦合反向器便與位元線B及互補位元線電氣分離。同時，外部線D的電壓被設為Vcc。當施加於P型非揮發性元件之控制閘極(相當於P型非揮發性元件的被選擇字元線)電壓係介於P型非揮發性元件之較低臨界電壓和較高臨界電壓間時，具儲存值“0”的P型非揮發性元件便被導通，透過外部線D將反向器MP1/MN1之輸出節點x2的電壓拉高至Vcc。因此，靜態隨機存取記憶體單元110的最初儲存值“1”被改寫為“0”。至於具儲存值“1”的P型非揮發性元件則被關閉，故靜態隨機存取記憶體單元110的最初儲存值“1”仍維持是“1”。以上，非揮發性靜態隨機存取記憶體單元500便完成了從P型非揮發性元件PNV載入資料至相對應的靜態隨機存取記憶體單元110的動作。在施加於P型非揮發性元件PNV的控制閘極電壓被切換成一高閘極電壓Vh(比P型非揮發性元件之全部臨界電壓還要正的電壓)，以電氣分離非揮發性元件PNV與靜態隨機存取記憶體單元110之後，非揮發性靜態隨機存取記憶體單元500就回到正常的靜態隨機存取記憶體讀/寫操作。
    第7圖係根據本發明之另一實施例，顯示一非揮發性靜態隨機存取記憶體單元700的電路示意圖。在該非揮發性靜態隨機存取記憶體單元700中，一N型非揮發性元件NNV係內建於一2R4T(兩個電阻及四個電晶體)靜態隨機存取記憶體單元710中。第8圖顯示非揮發性靜態隨機存取記憶體單元陣列和其相對應靜態隨機存取記憶體寫入電路410和讀取電路420的示意圖。對於第7圖中之非揮發性靜態隨機存取記憶體單元700，在靜態隨機存取記憶體模式的讀/寫操作、將靜態隨機存取記憶體710的資料儲存至其相對應的N型非揮發性元件NNV的運作、以及從N型非揮發性元件NNV載入資料至靜態隨機存取記憶體單元710的運作，都相同於第2圖之非揮發性靜態隨機存取記憶體單元200的運作方式，於此不再贅述。
    第9圖係根據本發明之另一實施例，顯示一非揮發性靜態隨機存取記憶體單元900的電路示意圖。在該非揮發性靜態隨機存取記憶體單元900中，一P型非揮發性元件PNV係內建於該靜態隨機存取記憶體單元710中。第10圖顯示非揮發性靜態隨機存取記憶體單元陣列和其相對應靜態隨機存取記憶體寫入電路410和讀取電路420的示意圖。對於第9圖中之非揮發性靜態隨機存取記憶體單元900，在靜態隨機存取記憶體模式的讀/寫操作，將靜態隨機存取記憶體的資料儲存至其相對應的P型非揮發性元件PNV的運作，以及從P型非揮發性元件PNV載入資料至靜態隨機存取記憶體單元710的運作，都相同於第5圖之非揮發性靜態隨機存取記憶體單元500的運作方式，於此不再贅述。
    請注意，在以上揭示中，每一外部線D的方向係與位元線對B和平行。然而，此僅為本發明之一實施例，而非本發明的限制。在實際運作上，外部線D的方向係取決陣列和電路的設計，亦屬本發明的範疇。
    再者，請注意，在以上揭示中，該非揮發性元件NV耦接於反向器MP1/MN1的輸出節點(x1 or x2)和外部線D之間。然而，此僅為本發明之一實施例，而非本發明的限制。在另一實施例中，該非揮發性元件NV耦接於反向器MP2/MN2的輸出節點(z1 or z2)和外部線D之間。
    綜而言之，本發明非揮發性靜態隨機存取記憶體單元及其操作方法已被揭示。本發明非揮發性靜態隨機存取記憶體單元具有靜態隨機存取記憶體的讀/寫功能及非揮發性記憶體的非揮發特性。
    以上雖以實施例說明本發明，但並不因此限定本發明之範圍，只要不脫離本發明之要旨，該行業者可進行各種變形或變更，均應落入本發明之申請專利範圍。
    100、200‧‧‧非揮發性靜態隨機存取記憶體單元
    500、700、900‧‧‧非揮發性靜態隨機存取記憶體單元
    110‧‧‧6T靜態隨機存取記憶體單元
    410‧‧‧靜態隨機存取記憶體寫入電路
    420‧‧‧靜態隨機存取記憶體讀取電路
    710‧‧‧2R4T靜態隨機存取記憶體單元
    NV‧‧‧非揮發性元件
    NNV‧‧‧N型非揮發性元件
    PNV‧‧‧P型非揮發性元件
    MP1/MN1、MP2/MN2‧‧‧交互耦合反向器
    MN3、MN4‧‧‧存取電晶體
    第1圖顯示在美國專利公告號碼US 6556487文獻中使用的單一非揮發性元件之非揮發性靜態隨機存取記憶體單元的電路示意圖。
    第2圖係根據本發明之一實施例，顯示非揮發性靜態隨機存取記憶體單元的電路示意圖，其中單一N型非揮發性元件係內建於一傳統6T靜態隨機存取記憶體單元中。
    第3圖是根據本發明之第2圖實施例，顯示非揮發性靜態隨機存取記憶體單元陣列和其相關的靜態隨機存取記憶體寫入電路和讀取電路的示意圖。
    第4圖顯示傳統靜態隨機存取記憶體寫入電路和讀取電路的例子。
    第5圖是根據本發明之另一實施例，顯示非揮發性靜態隨機存取記憶體單元的電路示意圖，使用單一P型非揮發性元係內建於一6T靜態隨機存取記憶體單元中。
    第6圖是根據本發明之第5圖實施例，顯示非揮發性靜態隨機存取記憶體單元陣列和其相關的靜態隨機存取記憶體寫入電路和讀取電路的示意圖。
    第7圖是根據本發明之另一實施例，顯示非揮發性靜態隨機存取記憶體單元的電路示意圖，其中單一N型非揮發性元件係內建於一傳統2R4T靜態隨機存取記憶體單元中。
    第8圖是根據本發明之第7圖實施例，顯示非揮發性靜態隨機存取記憶體單元陣列和其相關的靜態隨機存取記憶體寫入電路和讀取電路的示意圖。
    第9圖是根據本發明之另一實施例，顯示非揮發性靜態隨機存取記憶體單元的電路示意圖，其中單一P型非揮發性元件係內建於一傳統2R4T靜態隨機存取記憶體單元中。
    第10圖是根據本發明之第9圖實施例，顯示非揮發性靜態隨機存取記憶體單元陣列和其相關的靜態隨機存取記憶體寫入電路和讀取電路的示意圖。
    200‧‧‧非揮發性靜態隨機存取記憶體單元
    NNV‧‧‧N型非揮發性元件
    110‧‧‧6T靜態隨機存取記憶體單元
    MP1、MP2、MN1、MN2、MN3、MN4‧‧‧電晶體
    权利要求:
    Claims (30)
    [1] 一種非揮發性靜態隨機存取記憶體單元(NVSRAM cell)，包含：一靜態隨機存取記憶體元件，包含：一閂鎖器，設有二個輸出節點；以及二個存取電晶體，各該存取電晶體係耦接在該二個輸出節點之其一與一對位元線之其一之間；以及一非揮發性記憶體元件，耦接在該二個輸出節點之其一與一電壓線之間。
    [2] 如申請專利範圍第1項所記載之非揮發性靜態隨機存取記憶體單元，其中該些存取電晶體之二個閘極係耦接至一字元線。
    [3] 如申請專利範圍第1項所記載之非揮發性靜態隨機存取記憶體單元，其中該閂鎖器包含二個交互耦合反向器。
    [4] 如申請專利範圍第1項所記載之非揮發性靜態隨機存取記憶體單元，其中該靜態隨機存取記憶體元件為一6T(六個電晶體)靜態隨機存取記憶體元件或一2R4T(兩個電阻及四個電晶體)靜態隨機存取記憶體元件。
    [5] 如申請專利範圍第1項所記載之非揮發性靜態隨機存取記憶體單元，其中在一靜態隨機存取記憶體元件讀取模式或一靜態隨機存取記憶體元件寫入模式時，藉由關閉(turn off)該非揮發性記憶體元件，來電氣分離該非揮發性記憶體元件與該靜態隨機存取記憶體元件。
    [6] 如申請專利範圍第1項所記載之非揮發性靜態隨機存取記憶體單元，其中當該非揮發性記憶體元件被關閉時，該非揮發性靜態隨機存取記憶體單元運作有如一靜態隨機存取記憶體元件。
    [7] 一種方法，用以在一非揮發性靜態隨機存取記憶體單元和一對位元線之間傳遞資料，其中該非揮發性靜態隨機存取記憶體單元包含一靜態隨機存取記憶體元件和一非揮發性記憶體元件，該靜態隨機存取記憶體元件包含一閂鎖器和二個存取電晶體，該閂鎖器設有二個輸出節點，各該存取電晶體耦接在該二個輸出節點之其一與該對位元線之其一之間，該非揮發性記憶體元件耦接在該二個輸出節點之其一與一電壓線之間，該方法包含以下步驟：藉由關閉(turn off)該非揮發性記憶體元件，以電氣隔離該非揮發性記憶體元件與該靜態隨機存取記憶體元件；當該靜態隨機存取記憶體元件運作於一讀取模式時，預先充電該對位元線至一預定電壓準位；當該靜態隨機存取記憶體元件運作於一寫入模式操作時，提供資料於該對位元線上；以及導通該二存取電晶體直到該讀取模式和該寫入模式之其一完成為止。
    [8] 如申請專利範圍第7項之方法，其中該些存取電晶體之二閘極係耦接至一字元線。
    [9] 如申請專利範圍第7項之方法，其中該電氣隔離步驟更包含：施加一閘極電壓至該非揮發性記憶元件的控制閘極以關閉該非揮發性記憶體元件；其中，若該非揮發性記憶體元件為N型，則該閘極電壓係低於該非揮發性記憶體元件之臨界電壓，否則，該閘極電壓係高於該非揮發性記憶體元件之臨界電壓。
    [10] 如申請專利範圍第7項之方法，其中該預定電壓準位實質上等於該靜態隨機存取記憶體元件的工作電壓，且該工作電壓不是一接地電壓。
    [11] 如申請專利範圍第7項之方法，其中該靜態隨機存取記憶體元件是一6T(六個電晶體)靜態隨機存取記憶體元件或一2R4T(兩個電阻及四個電晶體)靜態隨機存取記憶體元件。
    [12] 一種方法，用以從一非揮發性靜態隨機存取記憶體單元之一非揮發性記憶體元件載入資料至一靜態隨機存取記憶體元件，該靜態隨機存取記憶體元件包含一閂鎖器和二個存取電晶體，該閂鎖器設有二個輸出節點，各該存取電晶體耦接在該二個輸出節點之其一與一對位元線之其一之間，該非揮發性記憶體元件耦接在於一電壓線和一連接節點之間，該連接節點是該二個輸出節點之其一，該方法包含：藉由導通該些存取電晶體，以選擇性地傳遞來自該對位元線之二資料位元，而使得該連接節點有一預設電壓；藉由關閉該二個存取電晶體，將該對位元線電氣隔離開該閂鎖器和該非揮發性記憶體元件；施加該靜態隨機存取記憶體元件的一工作電壓及一接地電壓和之其一至該電壓線；以及施加一中間電壓至該非揮發性記憶體元件的控制閘極，而使得該非揮發性記憶體元件所儲存之一資料位元被寫入至該靜態隨機存取記憶體元件；其中該中間電壓是介於該非揮發性記憶體元件的一第一臨界電壓和一第二臨界電壓之間。
    [13] 如申請專利範圍第12項之方法，更包含：在施加該中間電壓步驟之後，藉由關閉該非揮發性記憶體元件，以隔離該非揮發性記憶體元件與該靜態隨機存取記憶體元件。
    [14] 如申請專利範圍第12項之方法，更包含：在該傳遞步驟之前，藉由一靜態隨機存取記憶體寫入電路，選擇性地提供該二資料位元於該對位元線上。
    [15] 如申請專利範圍第12項之方法，其中該施加該接地電壓和該工作電壓之其一至該電壓線的步驟包含：若該非揮發性記憶體元件為N型，則施加該接地電壓至該電壓線，否則，施加該工作電壓至該電壓線。
    [16] 如申請專利範圍第12項之方法，其中若該非揮發性記憶體元件為N型，則該預設電壓為該工作電壓，否則該預設電壓為該接地電壓。
    [17] 如申請專利範圍第16項之方法，其中該第一臨界電壓小於該第二臨界電壓。
    [18] 如申請專利範圍第17項之方法，更包含：在施加該中間電壓的步驟之後，若該非揮發性記憶體元件為N型，導致具有該第一臨界電壓之該非揮發性記憶體元件被導通，以設定該連接節點等於該接地電壓，否則，導致具有該第一臨界電壓之該非揮發性記憶體元件被導通，以設定該該連接節點等於該工作電壓。
    [19] 如申請專利範圍第17項之方法，更包含：在施加該中間電壓的步驟之後，導致具有該第二臨界電壓之該非揮發性記憶體元件被關閉，使該連接節點維持該預設電壓。
    [20] 如申請專利範圍第12項之方法，其中該些存取電晶體的二個閘極耦接至一字元線。
    [21] 如申請專利範圍第12項之方法，其中該靜態隨機存取記憶體元件是一6T(六個電晶體)靜態隨機存取記憶體元件或一2R4T(兩個電阻及四個電晶體)靜態隨機存取記憶體元件。
    [22] 一種方法，用以將一非揮發性靜態隨機存取記憶體單元之一靜態隨機存取記憶體元件的一資料位元儲存至一非揮發性記憶體元件，該靜態隨機存取記憶體元件包含一閂鎖器和二個存取電晶體，該閂鎖器設有二個輸出節點，各該存取電晶體耦接於該二個輸出節點之其一與一對位元線之其一之間，該非揮發性記憶體元件耦接於一電壓線和一連接節點之間，該連接節點為該二個輸出節點之其一，該方法包含：。當該非揮發性記憶體元件具有一第一臨界電壓時，施加一第一電壓於該電壓線；當該非揮發性記憶體元件具有一第二臨界電壓時，施加一第一高電壓於該電壓線；當該非揮發性記憶體元件為N型且具有該第一臨界電壓時，施加一第二高電壓於該非揮發性記憶體元件的控制閘極，否則施加一第二電壓於該非揮發性記憶體元件的控制閘極；以及根據該連接節點的電壓和該非揮發性記憶體元件的型態，導致該非揮發性記憶體元件具有一相對應的臨界電壓；其中該第一臨界電壓小於該第二臨界電壓；其中該第一電壓等於或小於一接地電壓；以及其中該第二電壓小於該靜態隨機存取記憶體元件的一工作電壓，且該工作電壓不等於該接地電壓。
    [23] 如申請專利範圍第22項之方法，其中該些存取電晶體的二個閘極耦接至一字元線。。
    [24] 如申請專利範圍第22項之方法，其中該靜態隨機存取記憶體元件是一6T(六個電晶體)靜態隨機存取記憶體元件或一2R4T(兩個電阻及四個電晶體)靜態隨機存取記憶體元件。
    [25] 如申請專利範圍第22項之方法，其中該第一高電壓和該第二高電壓大於該工作電壓。
    [26] 如申請專利範圍第22項之方法，其中於施加該第二電壓的步驟期間，若該非揮發性記憶體元件具有該第二臨界電壓，則該第二電壓為接近該非揮發性記憶體元件的本質臨界電壓。
    [27] 如申請專利範圍第22項之方法，更包含：在施加該第一電壓的步驟之前，當該非揮發性記憶體元件具有該第一臨界電壓時，關閉該二個存取電晶體以使該閂鎖器和該非揮發性記憶體元件隔離該對位元線。
    [28] 如申請專利範圍第22項之方法，其中導致該非揮發性記憶體元件具有該相對應的臨界電壓的步驟包含：若該連接節點承載該工作電壓且該非揮發性記憶體元件為N型，則導致該非揮發性記憶體元件具有該第二臨界電壓；以及若該連接節點承載該接地電壓且該非揮發性記憶體元件為N型，則導致該非揮發性記憶體元件具有該第一臨界電壓。
    [29] 如申請專利範圍第22項之方法，其中導致該非揮發性記憶體元件具有該相對應的臨界電壓的步驟，包含：若該連接節點承載該工作電壓且該非揮發性記憶體元件為P型，則導致該非揮發性記憶體元件改變一預設臨界電壓；以及若該連接節點承載該接地電壓且該非揮發性記憶體元件為P型，則導致該非揮發性記憶體元件維持該預設臨界電壓。
    [30] 如申請專利範圍第29項之方法，其中導致該非揮發性記憶體元件改變該預設臨界電壓狀態，更包含：若該預設臨界電壓等於該第一臨界電壓，則導致該非揮發性記憶體元件具有該第二臨界電壓；以及若該預設臨界電壓等於該第二臨界電壓，則導致該非揮發性記憶體元件具有該第一臨界電壓。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI492233B|2015-07-11|非揮發性靜態隨機存取記憶體裝置及其操作方法
    US6954377B2|2005-10-11|Non-volatile differential dynamic random access memory
    US5986932A|1999-11-16|Non-volatile static random access memory and methods for using same
    US6285575B1|2001-09-04|Shadow RAM cell and non-volatile memory device employing ferroelectric capacitor and control method therefor
    US6965524B2|2005-11-15|Non-volatile static random access memory
    US5914895A|1999-06-22|Non-volatile random access memory and methods for making and configuring same
    US20060193174A1|2006-08-31|Non-volatile and static random access memory cells sharing the same bitlines
    US6798008B2|2004-09-28|Non-volatile dynamic random access memory
    US7518916B2|2009-04-14|Method and apparatus to program both sides of a non-volatile static random access memory
    JP3431122B2|2003-07-28|半導体記憶装置
    JP2008234821A|2008-10-02|不揮発性半導体記憶装置
    US9697897B2|2017-07-04|Memory device with combined non-volatile memory | and volatile memory
    US9514816B1|2016-12-06|Non-volatile static RAM and method of operation thereof
    US9001583B2|2015-04-07|On-chip HV and LV capacitors acting as the second back-up supplies for NVSRAM auto-store operation
    US6331949B1|2001-12-18|Circuit for storing and latching defective address data for a nonvolatile semiconductor memory device having redundant function
    US20050180222A1|2005-08-18|Semiconductor memory device
    US10762971B2|2020-09-01|Responding to power loss
    JP3760470B2|2006-03-29|記憶回路、半導体装置、及び電子機器
    US10706928B2|2020-07-07|Non-volatile static random access memory architecture having single non-volatile bit per volatile memory bit
    TWI296153B|2008-04-21|Apparatus and method of driving non-volatile dram
    WO2003077255A2|2003-09-18|Integrated ram and non-volatile memory cell method and structure
    KR100663213B1|2007-01-02|기억 회로, 반도체 장치, 및 전자 기기
    JP2005203082A|2005-07-28|記憶回路、半導体装置、電子機器、及び駆動方法
    KR20210033624A|2021-03-29|플래시메모리 기반의 6t 비휘발성 sram 및 그 동작 방법
    JP2004133993A|2004-04-30|フラッシュメモリのページバッファ
    同族专利:
    公开号 | 公开日
    TWI492233B|2015-07-11|
    CN102956264B|2016-05-25|
    KR20130018588A|2013-02-25|
    JP2013037757A|2013-02-21|
    US20130039127A1|2013-02-14|
    US9779814B2|2017-10-03|
    CN102956264A|2013-03-06|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    JPS60136995A|1983-12-26|1985-07-20|Seiko Instr & Electronics Ltd|Nonvolatile ram|
    JPS62217493A|1986-02-27|1987-09-24|Fujitsu Ltd|Semiconductor nonvolatile memory device|
    JPS62256296A|1986-04-30|1987-11-07|Fujitsu Ltd|Semiconductor nonvolatile storage device|
    US5488579A|1994-04-29|1996-01-30|Motorola Inc.|Three-dimensionally integrated nonvolatile SRAM cell and process|
    US5602776A|1994-10-17|1997-02-11|Simtek Corporation|Non-Volatile, static random access memory with current limiting|
    JP3878681B2|1995-06-15|2007-02-07|株式会社ルネサステクノロジ|不揮発性半導体記憶装置|
    US5650350A|1995-08-11|1997-07-22|Micron Technology, Inc.|Semiconductor processing method of forming a static random access memory cell and static random access memory cell|
    US5892712A|1996-05-01|1999-04-06|Nvx Corporation|Semiconductor non-volatile latch device including embedded non-volatile elements|
    US6122191A|1996-05-01|2000-09-19|Cypress Semiconductor Corporation|Semiconductor non-volatile device including embedded non-volatile elements|
    JP4899241B2|1999-12-06|2012-03-21|ソニー株式会社|不揮発性半導体記憶装置およびその動作方法|
    JP2001195893A|2000-01-13|2001-07-19|Mitsubishi Electric Corp|スタティック型半導体記憶装置|
    TW587252B|2000-01-18|2004-05-11|Hitachi Ltd|Semiconductor memory device and data processing device|
    US6556487B1|2000-09-20|2003-04-29|Cypress Semiconductor Corp.|Non-volatile static memory cell|
    US6965524B2|2002-03-19|2005-11-15|O2Ic, Inc.|Non-volatile static random access memory|
    US6965145B2|2002-03-19|2005-11-15|O2Ic, Inc.|Non-volatile memory device|
    TWI282092B|2002-06-28|2007-06-01|Brilliance Semiconductor Inc|Nonvolatile static random access memory cell|
    US7663917B2|2003-06-17|2010-02-16|Nxp B.V.|Non-volatile static memory cell|
    US6922363B2|2003-08-04|2005-07-26|Ememory Technology Inc.|Method for operating a NOR-array memory module composed of P-type memory cells|
    KR100545212B1|2003-12-26|2006-01-24|동부아남반도체 주식회사|적층산화막 구조를 갖는 비휘발성 메모리소자 및 이를이용한 비휘발성 ｓｒａｍ|
    KR100599106B1|2003-12-31|2006-07-12|동부일렉트로닉스 주식회사|비 휘발성 메모리 장치 및 그 구동방법|
    US7164608B2|2004-07-28|2007-01-16|Aplus Flash Technology, Inc.|NVRAM memory cell architecture that integrates conventional SRAM and flash cells|
    KR100682218B1|2005-05-30|2007-02-12|주식회사 하이닉스반도체|비휘발성 반도체 메모리 장치|
    US7515465B1|2006-06-07|2009-04-07|Flashsilicon Incorporation|Structures and methods to store information representable by a multiple bit binary word in electrically erasable, programmable read-only memories |
    US7692954B2|2007-03-12|2010-04-06|International Business Machines Corporation|Apparatus and method for integrating nonvolatile memory capability within SRAM devices|
    CN101042933B|2007-04-12|2010-05-19|复旦大学|非挥发sram单元、阵列及其操作方法和应用|
    US7778076B2|2007-06-25|2010-08-17|Macronix International Co., Ltd.|Memory unit|
    US7733700B2|2007-07-18|2010-06-08|Flashsilicon, Inc.|Method and structures for highly efficient hot carrier injection programming for non-volatile memories|
    CN101821810B|2007-08-31|2013-05-01|国立大学法人东京工业大学|利用电流感应磁化反转mtj的非易失性sram/锁存电路|FR3018952B1|2014-03-21|2016-04-15|StmicroelectronicsSas|Structure integree comportant des transistors mos voisins|
    US9646694B2|2014-10-21|2017-05-09|Cypress Semiconductor Corporation|10-transistor non-volatile static random-access memory using a single non-volatile memory element and method of operation thereof|
    TWI584290B|2016-02-04|2017-05-21|新唐科技股份有限公司|非依電性記憶體裝置及其操作方法|
    US10559463B2|2017-11-30|2020-02-11|International Business Machines Corporation|Multi-state device based on ion trapping|
    JP2019160371A|2018-03-14|2019-09-19|株式会社東芝|メモリ回路および電子機器|
    US10614879B2|2018-07-24|2020-04-07|StmicroelectronicsSas|Extended write modes for non-volatile static random access memory architectures having word level switches|
    US10706928B2|2018-07-24|2020-07-07|StmicroelectronicsSas|Non-volatile static random access memory architecture having single non-volatile bit per volatile memory bit|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US13/206,270|US9779814B2|2011-08-09|2011-08-09|Non-volatile static random access memory devices and methods of operations|
    [返回顶部]